【求助】LC4128V随机闭锁~

sgw

最近一直在公司，搞 了一块LC4128V的CPLD结构的IO板，

一切功能都基本达到了设计要求，

但总遇到某个不定的门闭锁，

修改了PCB、上电时序、输入钳位等，

但是一直无法彻底避免，请问华南的高手们有何妙招。？

Drifter

太专业了吧...

sgw

就知道你一定会来的~

给点建议？

我有点头大了~*.*lll *.*lll

PCB改了5次了~

[ Edited by  sgw on 2008-1-18 11:15 ]

Drifter

QUOTE:

Posted by sgw on 2008-1-18 11:14
就知道你一定会来的~

给点建议？

我有点头大了~*.*lll *.*lll

PCB改了5次了~

[ Edited by  sgw on 2008-1-18 11:15 ]

不懂啊. 谈不上建议了.

如果一定要说, 看看电源干净不, 接地合理否.

伞

这个可能由IO的毛刺引起的，试下改变IO的读取方式。

sgw

伞前辈也来了~

I/O部分我想了很多办法，

应该不是在硬件设计方面有问题~

看来，要在代码上先办法了~

最要命的是闭锁是随机的~

Drifter

QUOTE:

Posted by sgw on 2008-1-18 11:37
伞前辈也来了~

I/O部分我想了很多办法，

应该不是在硬件设计方面有问题~

看来，要在代码上先办法了~

最要命的是闭锁是随机的~

是随机的就往往不是软件的事. 软件总是可以重复的.

ddpcb

虽然不太懂，感觉应该是干扰的问题;拙见，提供个思路

sgw

PCB都改了5次了~

sunmars

对LC不懂，对PCB倒是懂一点儿

sgw

多谢！！

howelee

严重建议用多通道记录型示波器,记录IO,电源,锁闭等信息
一查立刻知道
够专业么?

sgw

我用的是DSA8200在多路同时检测，可惜是的问题是随机出现~好难捕捉~

Drifter

QUOTE:

Posted by sgw on 2008-1-18 12:03
PCB都改了5次了~

没有方向和思路, 改也是乱改啊. 会有用吗?

还是多观测再说吧.

再看看芯片本身的errata...

sgw

方向已经缩小到输入部分~

maithon

io闭锁主要原因就是i/o线上的电压超过（电源电压+内部钳位压降），
好好查查了，也可以加强保护，用低压降钳位二极管，

sgw

PCB修改的内容主要就是加了钳位~

谢谢！

maithon

引出的i/o线，有无串电阻？
不光是输入，输出线也会引起闭锁的，

Drifter

QUOTE:

Posted by sgw on 2008-1-18 16:56
PCB修改的内容主要就是加了钳位~

谢谢！

我觉得是电源的问题, 也就是地线的问题. 依据是随机的io而不是固定的io出问题.

latch up的根本原因应该是负电压. 电压有二个点, 表面上看io线上可能有负电压, 但如果地线上的电压突变, io口的实际电压就跟着变了.

在电源上弄点磁珠什么的, 串点小电感, 小电阻什么的.

有没有较高电压的线? 大电流?

[ Edited by  Drifter on 2008-1-18 17:22 ]

samen

闭锁是啥概念？？~~*.*lll

sgw

每个端口串了30欧电阻。

sgw

电源做得很纯净了~

Drifter

QUOTE:

Posted by samen on 2008-1-18 17:28
闭锁是啥概念？？~~*.*lll

latch up

Drifter

QUOTE:

Posted by sgw on 2008-1-18 17:31
电源做得很纯净了~

30小了点, 加大看看. 100-200应该ok

Drifter

对于输入io, 电阻可以1-10K.
对于输出, 33-200

[ Edited by  Drifter on 2008-1-18 17:42 ]

sgw

多谢Drifter !!!

伞

强烈反对输入口接超过100欧的电阻，会导致上沿变缓，如果是高速信号会出问题的。试下用边缘跳变条件+高或低，来处理IO的同步CLK，有施密特功能的话就打开。还是建议查查有无出现逻辑竞争好了

samen

这个应该进行时序仿真看看吧~

sgw

讨厌的是，随机出现的，而且不定是那一门～

伞

*.*lll 你也太黑仔了吧，仔细研究一些文档吧，不明原因的时候要研究文档 ，来睇屎的IC,1016最经典